



ING91683C BLE5.3 芯片数据手册

产品概述

本手册为客户提供低功耗蓝牙 5.3 芯片 ING91683C 的功能描述、芯片特性，并为使用该芯片的用户提供详细的技术参数。

ING91683C 集成了完全符合低功耗蓝牙 5.3 协议标准的全特性自有 IP，包含 Modem、Link Layer Controller 和 Host。并集成了高性能 32 位带 DSP 和 FPU 功能的 RISC MCU，内置 512KB Flash、低功耗 PMU、各种外设接口，以及高性能低功耗的蓝牙射频。ING91683C 的发射功率从 -27dBm 到 +8dBm，接收灵敏度为 -102dBm@LR S8 模式，-96dBm@1M 模式。此外，ING91683C 可以支持 2.4G 和 BLE 私有协议。

ING91683C 可以通过软硬件的定制化开发以适配不同的应用，比如超低功耗应用，精确定位，工业互联，农业互联，mesh 网络，家居传感等等。ING91683C 支持 OTA 和多种 boot 选项，便于产品推出以及功能升级。

主要特性

- 支持完整的低功耗蓝牙 5.3 特性
 - 支持全部 4 种物理层速率 125Kb/s, 500Kb/s, 1Mb/s 以及 2Mb/s
 - 支持广播扩展
 - 支持 2 种跳频算法 CSA#1 及 CSA#2
 - 支持主信道随机广播
 - 支持 AoA 和 AoD 寻向定位
 - 支持 connection subrating
 - 支持 channel classification enhancement
 - 支持 GAP, ATT/GATT, SMP, L2CAP
 - 支持 link layer privacy
- 功能强大的平台
 - 内置最大 112MHz 32 位 RISC 处理器，具有 DSP 和 FPU 功能，灵活可配的缓存及 2 线 SWD 调试接口
 - 片上 512KB FLASH, ROM, 80KB RAM (其中 64KB 支持低功耗数据保持)，128Bit EFUSE。片外 FLASH 最大可支持 32MB
 - 支持多种时钟源，包括内部 32KHz RC 振荡器和 48MHz RC 振荡器、内部 500MHz PLL、外部 32.768KHz 晶体和 24MHz 晶体
- 智能电源管理
 - 外部供电 1.62-3.63V
 - 集成 DCDC、LDO、POR 和 BOR
 - 自动电源管理
 - 支持管脚保持和唤醒
 - 仅支持管脚唤醒的睡眠电流：0.4uA
 - 管脚唤醒和 RTC 唤醒都支持的睡眠电流：0.55uA
 - 500ms 广播平均电流：25uA
 - 接收电流：4.5mA
 - 0dBm 发射电流：5mA
- 丰富的外围设备接口
 - 42 个 GPIO，可被各个外设复用
 - 支持 USB2.0 全速(full speed) device
 - 2 个 QSPI，具有主从模式，高速 QSPI 支持 96MHz 和 XIP，普通 QSPI 支持 24MHz
 - 14 位 11 通道 ADC，400ksps，PGA，支持单端和差分模式
 - 1 个低功耗模拟比较器，带唤醒功能
 - 1 个可编程外设触发引擎 (PTE)
 - 3 个 RTC 计时器
 - 6 个 32 位计时器，支持 PWM
 - 1 个看门狗计时器
 - 3 个增强型 PWM，支持捕获功能

- 2 个 UART, 支持流控, 支持 LIN
- 2 个 I2C, 支持主从模式
- 1 个 I2S, 支持 PCM
- 1 个 PDM
- 1 个正交解码器(QDEC)
- 1 个硬件键盘扫描控制器
- 1 个红外收发控制器
- 多通道 DMA
- 128 位 AES/CCM
- 真随机数生成器(TRNG)
- 链路层特性
 - 支持 128-AES/CCM 加解密
 - 支持链路层广播, 数据, 控制帧处理
 - 支持数据包 CRC 和白化处理
 - 支持广播包和连接包 CTE
 - 支持所有 BLE 事件成帧及同步
 - 支持扩展广播、周期广播
 - 支持多广播集 (支持最高 1650 字节)
 - 支持主从一体多连接 (SDK 示例默认 8 连接, 连接数目可配置, 最高 10 连接同时在线)
 - 支持蓝牙标准所有状态和角色的混合配置
 - 支持 Privacy
- 射频和调制解调器特性:
 - 2.200-2.600 GHz
 - 灵敏度: -102dBm @125Kbps, -96dBm @1Mbps
 - 输出功率 -27dBm 到+8dBm
 - 支持跳频
 - 内置 PLL
 - 模拟 RSSI, 测量精度 1dBm
 - 自动 VCO & RX 滤波精调
 - 内置硬件调制解调器和射频前端控制单元, 支持 AGC、DC 消除、RSSI 测量等
- 灵活的软件
 - 应用程序和协议栈单芯片解决方案
 - 为用户提供简洁、干净和优化的 API
 - 软件灵活配置设备角色, 包括所有蓝牙协议规定的角色, 例如: 广播角色、中心角色、扫描角色、外围角色等
 - SDK 内置 50+ 软件参考设计源码, 如: 标准的 SIG Mesh 方案、OTA 示例、AoA/AoD 精确定位、信标、多连接等
- 封装
 - QFN60 封装:
7mm×7mm×0.75mm, pitch 0.4mm
 - 工作温度范围: -40° ~ 85°
 - 储存温度范围: -65° ~ 150°

应用场景

- 室内精确定位与导航, 定位信标
- 医疗监护定位系统
- 工业互联, 数据采集, 工业可穿戴
- 智能表系统
- 自行车, 电动车, 汽车应用
- 农业, 畜牧业温湿度采集
- 便携式设备如打印机
- 健身运动设备, 个人可穿戴
- 智能家居
- 智慧建筑如 Mesh 照明
- 家居安全, 门锁报警
- 智慧城市设施
- 游戏手柄, 键盘鼠标等
- 信标, 电视遥控器

版本控制

版本	更新描述	日期	编辑者
1.0.0	初始版本	2023.02.16	芯片设计部
1.0.1	CR 91683C.1	2023.03.10	芯片设计部
1.0.2	CR 91683C.2	2023.05.23	芯片设计部

版权申明

本文档以及其所包含的内容为桃芯科技（苏州）有限公司所有，并受中国法律和其他可适用的国际公约的版权保护。未经桃芯科技的事先书面许可，不得在任何其他地方以任何形式（有形或无形的）以任何电子或其他方式复制、分发、传输、展示、出版或广播，不允许从内容的任何副本中更改或删除任何商标、版权或其他通知。违反者将对其违反行为所造成的任何以及全部损害承担责任，桃芯科技保留采取法律所允许范围内任何措施的权利。

目录

1	芯片框图.....	8
2	芯片控制模块.....	9
2.1	电源管理单元 PMU.....	9
2.2	时钟拓扑结构.....	9
2.3	低功耗设计.....	10
3	MCU 子系统.....	11
3.1	处理器（MCU）介绍.....	11
3.2	芯片内存介绍.....	11
3.3	固件保护.....	12
3.4	外设接口描述.....	13
3.4.1	引脚 IO 控制器 Pin Controller.....	13
3.4.2	通用接口 GPIO.....	15
3.4.3	通用异步收发器 UART.....	15
3.4.4	串行接口总线控制器 I2C.....	16
3.4.5	四线串行外围接口控制器 QSPI.....	17
3.4.6	通用串行总线 USB.....	19
3.4.7	音频总线接口控制器 I2S.....	19
3.4.8	音频脉冲密度调制器 PDM.....	21
3.4.9	片内外设触发引擎 PTE.....	21
3.4.10	正交解码器 QDEC.....	22
3.4.11	硬件键盘扫描控制器 Hardware KeyScanner.....	23
3.4.12	红外收发控制器 IR.....	23
3.4.13	直接存储器访问控制器 DMA.....	24
3.4.14	增强型脉冲宽度调制器 PWM.....	24
3.4.15	定时器 Timer.....	27
3.4.16	看门狗定时器 WDT.....	28
3.4.17	实时时钟器 RTC.....	28
3.4.18	模拟比较器 CMP.....	28
3.4.19	模数转换器 ADC.....	29
3.4.20	加解密引擎 AES.....	30
3.4.21	真随机数发生器 TRNG.....	31
4	蓝牙 5.3 子系统.....	32
4.1	射频收发器.....	32
4.1.1	射频发射规格.....	32
4.1.2	射频接收规格.....	32

4.2	蓝牙系统.....	33
5	电气特性.....	34
5.1	芯片最大阈值参数.....	34
5.2	典型推荐使用条件.....	34
5.3	直流特性参数.....	34
5.4	交流特性参数.....	35
5.4.1	外部 32.768KHz 晶体振荡器	35
5.4.2	内部 32KHz RC 振荡器.....	35
5.4.3	外部 24MHz 晶体振荡器	35
5.4.4	内部 48MHz RC 振荡器	35
5.4.5	内部 PLL	36
5.4.6	模数转换器 ADC	36
6	PCB 设计指南	37
6.1	QFN60 封装.....	37
6.1.1	封装尺寸.....	37
6.1.2	管脚分布.....	37
6.2	参考设计.....	39
6.3	RF 射频匹配网络.....	40
6.4	PCB 布线说明	40
7	芯片应用亮点介绍.....	42
7.1	支持 AoA/AoD 寻向	42
7.2	远距离特性.....	42
7.3	多连接应用.....	43
7.4	高吞吐率应用.....	44

图片列表

图 1-1 ING91683C 芯片框图	8
图 2-1 时钟分布图	9
图 3-1 系统内存分布	12
图 3-2 用户代码读保护使能选项	12
图 3-3 UART 时序图	16
图 3-4 I2C 时序图	17
图 3-5 SPI 主设备时序示例	18
图 3-6 SPI 从设备时序示例	18
图 3-7 SPI 双模式时序示例	18
图 3-8 SPI Quad 模式时序示例	19
图 3-9 I2S 标准模式	20
图 3-10 I2S 左对齐模式	20
图 3-11 PCM 模式	21
图 3-12 QDEC 顺时针	22
图 3-13 QDEC 逆时针	23
图 3-14 PWM 单步模式	25
图 3-15 单向非空白区模式	25
图 3-16 PWM 双向非空白区模式	26
图 3-17 PWM 单向空白区模式	26
图 3-18 PWM 双向空白区模式	27
图 3-19 脉冲采集模式	27
图 3-20 比较器结构	29
图 6-1 QFN60 封装尺寸	37
图 6-2 ING91683C 管脚分布	37
图 6-3 ING91683C 参考设计原理图	39
图 6-4 ING91683C 天线匹配网络	40
图 6-5 电容布线模式	40
图 7-1 寻向测试系统	42
图 7-2 SDK 中支持远距离的应用示例	42
图 7-3 SDK 中多连接应用示例	43
图 7-4 多连接示例	43
图 7-5 SDK 中吞吐率测试示例	44
图 7-6 手机吞吐率测试结果	44
图 7-7 中央吞吐量测试结果	44

表格列表

表 2-1 电源状态	10
表 3-1 IO 引脚功能映射表	13
表 3-2 GPIO 映射表	15
表 3-4 ADC 单端和差分输入 IO 映射表	30
表 3-5 AES LTK 密钥参数	30
表 3-6 AES SKD 输入数据	30
表 3-7 AES 输出加密数据	31
表 4-1 射频发射指标	32
表 4-2 射频接收指标	32
表 5-1 芯片最大阈值参数表	34
表 5-2 典型推荐使用条件	34
表 5-3 DC 特性参数	34
表 5-4 32.768KHz 晶体振荡器特性参数	35
表 5-5 32KHz RC 振荡器特性参数	35
表 5-6 24MHz 晶体振荡器特性参数	35
表 5-7 48MHz RC 振荡器特性参数	35
表 5-8 PLL 特性参数	36
表 5-9 ADC 特性参数	36
表 6-1 ING91683C 管脚功能	38

1 芯片框图

ING91683C 芯片由具有 FPU 和 DSP 引擎的 RISC 32bit MCU 控制。启动代码固化在 ROM 中，应用程序代码存放在内部或外部 Flash 并通过高性能总线访问。而且片内集成 RAM 和 Cache 适用于高速应用。

该 SoC 集成了各种时钟源、低功耗 PMU 和丰富的外围设备。BLE 则由灵活的链路层控制器和性能低功耗射频收发器和调制解调器提供支持。




图 1-1 ING91683C 芯片框图

2 芯片控制模块

2.1 电源管理单元 PMU

PMU 中的 POR-BOR 用于监测电源电压，阈值电压可配置，当电源电压超过或降低到指定阈值时产生对应的状态信号。

- POR 信号，用于上电复位，当电源电压超过阈值时被释放。
- BOR 信号，用于降压复位，当电源电压降到阈值以下时被置位，当电源电压重新恢复超过阈值时被取消。

POR-BOR 使得任何连接到该电源的负载不会因为电源电压过低处在不确定状态。POR-BOR 不需要外部电压基准或外部时钟。它包括一个恢复延迟电路，以最小化 POR 置位和 BOR 复位期间对毛刺的敏感度。

PMU 中的 DCDC 为整个芯片提供电源，当只使用 LDO 模式时，DCDC 也可以被禁用。使用 DCDC 时，必须连接外部 LC 滤波器。与 LDO 相比，DCDC 效率更高，因而总体功耗更低。DCDC 可以自动切换多种供电模式，使不同应用均可得到最佳的电源效率。

PMU 中的 LDO 也可为芯片提供电源。该 LDO 具有出色的电源噪声抑制特性，自动保持对负载电流的调节，同时能够稳定电压输出。其输出电压可根据不同应用进行编程。

2.2 时钟拓扑结构

ING91683C 有丰富的时钟源，包括外部 24MHz 和 32.768KHz 晶体、内部 32KHz 和 48MHz RC 振荡器，片上 PLL 为复杂应用提供更高频率的时钟。集成的时钟分频器和时钟切换器可配置时钟频率处在多个范围，以满足不同的外设和应用。




图 2-1 时钟分布图

2.3 低功耗设计

ING91683C 芯片除了门控时钟以外，还把系统分为若干电源域，能够自动适应不同工作状态，达到出色的功耗控制水平。

该芯片定义三种电源状态，每种状态根据不同场景又存在多种子电源模式，从而进一步节省功耗。

表 2-1 电源状态

Power State	Available Blocks and Wakeup Sources
Active Mode	All function blocks are available
Sleep Mode	MCU and BLE are turned off. RTC active with all or some RAM retention, wakeup by counter, comparator or IOs
Power Off	Chip is power down, wakeup by power pin

3 MCU 子系统

3.1 处理器（MCU）介绍

MCU 处理器特性：

- 高性能 32 位 RISC 处理器核心，具有：
 - FPU 和 DSP。
 - 硬件乘法器和硬件除法器。
 - I & D Cache 缓存。
 - WFI 功能。
- 嵌套矢量中断控制器（NVIC）与处理器核心紧密集成，实现低延迟中断处理，包括：
 - 动态调整中断的优先级。
 - 优先级分组。
 - 处理器状态在中断进入时自动保存，在中断退出时恢复。
 - 提供超低功耗睡眠模式支持。
- 低成本调试解决方案，具有以下特点：
 - 调试访问系统中的所有内存和寄存器。
 - 两线调试端口。

3.2 芯片内存介绍

内存系统包含 ROM、RAM 和 FLASH，可用于代码和数据存储。

片上 80KB RAM 由 16KB RAM1（两个 8KB 缓存共享内存）和 64KB RAM2（两个 8KB 和三个 16KB BLE 共享内存）组成。RAM2 还支持睡眠保持。

Flash 由内部闪存（512KB）和外部闪存组成。外部闪存最大支持到 32MB，以扩展 XIP（eXecute In Place）模式下的代码空间。ING91683C 还具有 128 位 EFUSE 空间范围，用于存储芯片和客户信息。

完整的内存结构如图 3-1 所示：




图 3-1 系统内存分布

3.3 固件保护

ING91683C 支持两种实现固件保护的方法。

1. 基于 bootloader 的硬件锁定

在固件烧录期间，用户可以在下载选项中启用读取保护功能，以将硬件锁定状态设置到芯片中。




图 3-2 用户代码读保护使能选项

如果芯片处于锁定状态，则不允许其他固件烧录到芯片中。第三方无法读取已烧录的固件。如果锁定状态下的芯片被解锁，闪存将被大规模擦除以清空整个芯片。

2. 在 bootloader 中的硬件加密和解密

固件可以使用 TRNG 生成的密钥进行加密。如果启用了加密，固件将在编程 Flash 时加密，直接从 Flash 读取的数据会变成乱码。

在 bootloader 中启用加密功能，可以保护固件。

3.4 外设接口描述

3.4.1 引脚 IO 控制器 Pin Controller

本功能块用于控制所有 IO 引脚的功能。这些功能包括：所有外设之间的多路复用、上拉和下拉选择、输入模式控制和输出驱动强度控制。

功能：

- 每个 IO 引脚支持多种外设接口复用
- 每个 IO 引脚支持上拉和下拉
- 每个 IO 引脚可配置为施密特输入或缓冲输入
- 每个 IO 引脚支持 4 种驱动强度
- 部分 IO 引脚可以配置为数字或模拟复用
- 大部分 IO 引脚支持睡眠唤醒和睡眠保持，但 IO18/19/20/26/27/28 不支持睡眠唤醒和睡眠保持，IO38/39/40/41 仅支持睡眠保持
- IO18/19/20/26/27/28 为高速引脚，最高频率支持到 96MHz

每个 IO 引脚支持多种外设接口复用，以及数字和模拟复用，表 3-1 显示了所有 IO 引脚的功能映射。

表 3-1 IO 引脚功能映射表

Function	Signal	Mapping IO Pins Number
GPIO	gpio	0-41
SWD	swd_tck	0-17, 21, 22, 31, 34, 35
	swd_dio	0-17, 21, 22, 31, 34, 35
SPI0	spi0_clk	0-17, 19, 21, 22, 31, 34, 35
	spi0_csn	0-17, 18, 21, 22, 31, 34, 35
	spi0_miso	0-17, 21, 22, 27, 31, 34, 35
	spi0_mosi	0-17, 21, 22, 28, 31, 34, 35
	spi0_hold	0-17, 20, 21, 22, 31, 34, 35
	spi0_wp	0-17, 21, 22, 26, 31, 34, 35
SPI1	spi1_clk	0-17, 21, 22, 31, 34, 35
	spi1_csn	0-17, 21, 22, 31, 34, 35

	spi1_miso	0-17, 21, 22, 31, 34, 35	
	spi1_mosi	0-17, 21, 22, 31, 34, 35	
	spi1_hold	0-17, 21, 22, 31, 34, 35	
	spi1_wp	0-17, 21, 22, 31, 34, 35	
IR	ir_din	0-17, 21, 22, 31, 34, 35	
	ir_dout	0-17, 21, 22, 31, 34, 35	
I2S	i2s_lrclk	0-17, 21, 22, 31, 34, 35	
	i2s_bclk	0-17, 21, 22, 31, 34, 35	
	i2s_din	0-17, 21, 22, 31, 34, 35	
	i2s_dout	0-17, 21, 22, 31, 34, 35	
UART0	uart0_txd	0-17, 21, 22, 31, 34, 35	
	uart0_rxd	0-17, 21, 22, 31, 34, 35	
	uart0_rts	0-17, 21, 22, 31, 34, 35	
	uart0_cts	0-17, 21, 22, 31, 34, 35	
UART1	uart1_txd	0-17, 21, 22, 31, 34, 35	
	uart1_rxd	0-17, 21, 22, 31, 34, 35	
	uart1_rts	0-17, 21, 22, 31, 34, 35	
	uart1_cts	0-17, 21, 22, 31, 34, 35	
I2C0	i2c0_scl	0-17, 21, 22, 31, 34, 35	
	i2c0_sda	0-17, 21, 22, 31, 34, 35	
I2C1	i2c1_scl	0-17, 21, 22, 31, 34, 35	
	i2c1_sda	0-17, 21, 22, 31, 34, 35	
PDM	pdm_din	0-17, 21, 22, 31, 34, 35	
	pdm_mclk	0-17, 21, 22, 31, 34, 35	
PWM	pwm_0a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_0b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_1a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_1b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_2a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_2b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_3a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_3b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_4a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_4b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_5a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_5b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_6a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_6b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_7a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_7b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
	pwm_8a	0, 2, 4, 6, 8, 10, 12, 14, 16, 21, 31, 35	
	pwm_8b	1, 3, 5, 7, 9, 11, 13, 15, 17, 22, 34	
		cap_in0	0-17, 21, 22, 31, 34, 35
		cap_in1	0-17, 21, 22, 31, 34, 35
	cap_in2	0-17, 21, 22, 31, 34, 35	
	cap_in3	0-17, 21, 22, 31, 34, 35	
	cap_in4	0-17, 21, 22, 31, 34, 35	
	cap_in5	0-17, 21, 22, 31, 34, 35	
BLE	ant_sw0	0, 3, 6, 9, 12, 15, 21, 34	
	ant_sw1	1, 4, 7, 10, 13, 16, 22, 35	
	ant_sw2	2, 5, 8, 11, 14, 17, 31	
	ant_sw3	0, 3, 6, 9, 12, 15, 21, 34	
	ant_sw4	1, 4, 7, 10, 13, 16, 22, 35	
	ant_sw5	2, 5, 8, 11, 14, 17, 31	
	ant_sw6	0, 3, 6, 9, 12, 15, 21, 34	
	ant_sw7	1, 4, 7, 10, 13, 16, 22, 35	
	pa_txen	4-10, 34, 35	

	pa_rxen	11-17, 34, 35
Key Scanner	key_row	0-17, 21-25, 29-41
	key_col	0-17, 21-25, 29-41
QDEC	qdec_phasea	0-17, 21, 22, 31, 34, 35
	qdec_phaseb	0-17, 21, 22, 31, 34, 35
	qdec_index	0-17, 21, 22, 31, 34, 35
32.768KHz Crystal	XI	5
	XO	6
USB	DP	16
	DM	17
ADC	AIN	7, 8, 9, 10, 11, 12, 13, 14, 30, 31, 35
Comparator	VINP	1, 2, 4, 18, 20, 26, 27, 28
	VINN	3, 15, 19

3.4.2 通用接口 GPIO

GPIO 通常用于驱动 LED 或其他指示灯、控制片外设备、感测数字输入、信号沿检测以及芯片唤醒。ING91683C 具有 42 个 GPIO，可通过引脚控制器分配给 IO 引脚。映射表如表 3-2 所示。

功能：

- 每个 GPIO 均可配置为输入或输出
- 每个 GPIO 都可以作为中断请求
- 中断触发方式可配置为上升沿或下降沿、双沿、高电平或低电平
- 支持输入硬件去抖

表 3-2 GPIO 映射表

Pin Name	GPIO	Pin Name	GPIO	Pin Name	GPIO	Pin Name	GPIO
IO0	GPIO[0]	IO11	GPIO[11]	IO22	GPIO[22]	IO33	GPIO[33]
IO1	GPIO[1]	IO12	GPIO[12]	IO23	GPIO[23]	IO34	GPIO[34]
IO2	GPIO[2]	IO13	GPIO[13]	IO24	GPIO[24]	IO35	GPIO[35]
IO3	GPIO[3]	IO14	GPIO[14]	IO25	GPIO[25]	IO36	GPIO[36]
IO4	GPIO[4]	IO15	GPIO[15]	IO26	GPIO[26]	IO37	GPIO[37]
IO5	GPIO[5]	IO16	GPIO[16]	IO27	GPIO[27]	IO38	GPIO[38]
IO6	GPIO[6]	IO17	GPIO[17]	IO28	GPIO[28]	IO39	GPIO[39]
IO7	GPIO[7]	IO18	GPIO[18]	IO29	GPIO[29]	IO40	GPIO[40]
IO8	GPIO[8]	IO19	GPIO[19]	IO30	GPIO[30]	IO41	GPIO[41]
IO9	GPIO[9]	IO20	GPIO[20]	IO31	GPIO[31]		
IO10	GPIO[10]	IO21	GPIO[21]	IO32	GPIO[32]		

3.4.3 通用异步收发器 UART

ING91683C 有 2 个独立的 UART 功能模块。UART 对接收的数据执行串并转换，对发送的数据执行并串转换。CPU/DMA 通过互连总线读取和写入 UART 的数据和控制/状态信息。发送和接收路径由内部 FIFO 存储器缓冲，允许在发送和接收模式下独立存储多达 32 个字节。

功能:

- 支持 LIN 总线，支持主机和从机
- 支持硬件流控
- 可编程波特率发生器，最高波特率可达 7000000bps
- 独立的发送和接收 FIFO
- 单个组合中断，包括接收（包括超时）、传输、调制解调器状态和错误状态中断，每个中断可屏蔽
- 支持 DMA

UART 接口时序图举例如下:




图 3-3 UART 时序图

3.4.4 串行接口总线控制器 I2C

ING91683C 有 2 个独立的 I2C 功能模块。I2C 是标准的双线串行接口，用于将芯片与外围设备或主机控制器连接。在以 I2C 主模式或 I2C 从模式运行时，该接口均支持以标准速度（100 kbps）和快速速度（400 kbps）连接到多个设备。

功能:

- 可编程为主设备或从设备
- 支持标准速度最高到 100kbps，快速速度最高到 400kbps
- 可编程的 7 位和 10 位设备地址
- 共享的 RX 和 TX FIFO
- 可编程时钟和数据时序
- 支持 DMA

I2C 时序图如下:




图 3-4 I2C 时序图

3.4.5 四线串行外围接口控制器 QSPI

ING91683C 有 2 个独立的 QSPI (SPI0 和 SPI1)，都支持四线模式。SPI0 和 SPI1 均支持主模式和从模式，SPI0 还可以片外 Flash XIP 并支持四线模式。

SPI0 功能:

- 支持外部 Flash XIP (eXecute In Place)，四线，最大 96MHz 时钟频率
- 主模式下最大时钟频率为 96MHz，从模式下最大为 24MHz
- 支持主模式和从模式
- 独立的发送和接收 FIFO
- 可配置为单线、双线和四线模式
- 可配置的时钟极性和相位
- 支持 DMA

SPI1 功能:

- 主模式和从模式下的最大时钟频率为 24MHz
- 支持主模式和从模式
- 独立的发送和接收 FIFO
- 可配置为单线、双线和四线模式
- 可配置的时钟极性和相位
- 支持 DMA

SPI时序图如下：




图 3-5 SPI 主设备时序示例




图 3-6 SPI 从设备时序示例




图 3-7 SPI 双模式时序示例




图 3-8 SPI Quad 模式时序示例

3.4.6 通用串行总线 USB

ING91683C 具有用于与其他兼容数字设备通信的全速（12 Mbps）USB 接口。USB 接口充当 USB 外围设备，响应来自主设备主机控制器的请求。芯片内部集成 DP 引脚 1.5 kOhm 上拉电阻。

功能：

- 完全符合通用串行总线规范 USB 2.0 版的全速（12 Mbps）设备
- 内置 USB PHY
- 软件可控 DP 和 DM 上拉和下拉电阻
- 支持 USB suspend
- 独立的 DMA
- 支持 DP 和 DM 引脚与其他外设的多路复用

3.4.7 音频总线接口控制器 I2S

I2S 总线是数字音频专用总线。该总线有 4 个引脚：2 个数据引脚（DOUT 和 DIN）、1 个比特率时钟引脚（BCLK）和 1 个左右通道选择引脚（LRCLK）。此外，通过 ING91683C 的 MCLK 输出，可以用于为外部 DAC/ADC 芯片提供时钟。

功能：

- 支持 I2S 标准模式和左对齐模式
- 支持 PCM（脉冲编码调制）时序

- 支持主设备模式和从设备模式
- 可配置的 LRCLK 和 BCLK 极性
- 可配置的数据位宽
- 独立的发送和接收 FIFO
- 支持立体声和单声道模式
- 可配置的采样率
- 支持 DMA

I2S 时序图如下：




图 3-9 I2S 标准模式




图 3-10 I2S 左对齐模式




图 3-11 PCM 模式

3.4.8 音频脉冲密度调制器 PDM

脉冲密度调制（PDM）功能模块处理来自外部音频前端（如数字麦克风）的脉冲密度调制信号的输入。该模块生成 PDM 时钟并支持双通道（左和右）数据输入。

功能：

- 支持双通道
- 多采样率，24 位数据宽度
- HW 抽取滤波器
- 支持 DMA 模式和 I2S 模式数据缓存

3.4.9 片内外设触发引擎 PTE

片内外设触发引擎（PTE）功能模块在不同的外设之间具有可编程的内部连接，使外设能够彼此自主交互。当在实时应用时，PTE 允许外设之间的精确同步，通过将任务预定义的方式来实现而无需 CPU 介入。

功能：

- 4 个通道
- 多达 24 个外设源和 24 个外设目标
- 可编程的信道使能
- 可编程的源和目标屏蔽

3.4.10 正交解码器 QDEC

QDEC 可以解码外部设备的 PhaseA 和 PhaseB 信号，报告步数和方向。

功能：

- 可配置采样率
- 可配置中断计时器
- 支持硬件去抖
- 16 位计数器
- 支持 DMA

片外正交编码器是一种增量移动编码器，输出两个波形，即 PhaseA 和 PhaseB。QDEC 波形的 2 个输入总是相差 90 度，这意味着一个总是在另一个之前改变电平。移动方向由这 2 个波形中首先改变电平的波形指示。

QDEC 的索引由寄存器控制，有 2 个来源：来自 GPIO 或来自内部驱动程序。在由索引控制的事件结束时，将触发 DMA 请求，并将结果加载到计数器。该计数器数据可从互连总线读出。如果检测到顺时针波形，则会增加，否则会减少。

QDEC 支持硬件去抖。PhaseA 和 PhaseB 必须在滤波周期内保持稳定，然后传递到解码器。

CLOCKWISE




图 3-12 QDEC 顺时针

ANTICLOCKWISE




图 3-13 QDEC 逆时针

3.4.11 硬件键盘扫描控制器 Hardware KeyScanner

硬件键盘扫描控制器支持多达 18 行*18 列或 16 行*20 列或 20 行*16 列的矩阵。每个单独的行或列可以通过寄存器设置来启用或禁用。去抖时间、扫描间隔和释放时间可由寄存器进行配置，并支持同时按下多个按键。当启用中断时，有效的键按压可触发中断。

功能：

- 可配置矩阵（最大可达 18*18，或 16*20，或 20*16）
- 可配置时钟
- 支持输入硬件去抖
- 支持间隔配置
- 支持 DMA

3.4.12 红外收发控制器 IR

红外功能模块使遥控器能够灵活收发 IR 代码。它可以从 IR 载波内发送红外波形，并在 IR 载波内接收红外波形。

功能：

- 可编程传输载波频率和占空比
- 硬件传输波形控制
- 可编程采样时钟
- 能够直接学习红外波形

3.4.13 直接存储器访问控制器 DMA

ING91683C 集成了 1 个直接存储器访问控制器，可以使芯片中的各个设备之间高效地传输数据。

功能：

- 支持 8 个通道
- 支持 21 对硬件握手请求/确认
- 支持具有 2 个优先级的组循环（group round-robin）仲裁方案
- 支持链式传输
- 支持 8/16/32 位宽的数据传输

3.4.14 增强型脉冲宽度调制器 PWM

PWM 功能模块可配置为 PWM（脉宽调制）模式或 PCM（脉冲捕获模块）模式。PWM 模式允许生成脉宽调制信号以控制外部部件，PCM 模式可捕获输入信号变化时刻。

功能：

- 支持 3 个通道 PWM，每个通道产生 2 个 PWM 输出
- 每个 PWM 通道可由寄存器或 PWM 序列控制
- 每个通道都可被屏蔽
- 支持多种模式：命令模式、单步模式、对称模式、空白区模式
- 支持 DMA 更新 PWM 配置
- 支持 3 个通道 PCM，每个通道支持 2 个 PCM 输入
- 支持 PCM 捕获双沿
- PCM 支持 DMA




图 3-14 PWM 单步模式




图 3-15 单向非空白区模式




图 3-16 PWM 双向非空白区模式




图 3-17 PWM 单向空白区模式




图 3-18 PWM 双向空白区模式




图 3-19 脉冲采集模式

3.4.15 定时器 Timer

ING91683C 具有功能完全相同的 3 个计时器。每个计时器包含两条通道，每个通道支持 1 个 32 位计时器，所以系统中一共有 6 个 32 位计时器。同时，每个计时器还可以用作 PWM 发生器或简单的计时器。

功能：

- 每个计时器包含两条通道，每个通道支持 1 个 32 位计时器
- 每个通道可编程为 2 个 16 位计时器或 4 个 8 位计时器
- 每个通道可编程为 1 个 PWM 发生器，产生 2 路 PWM 输出
- 计时器时钟源可选

- 计时器可以暂停

3.4.16 看门狗定时器 WDT

看门狗定时器提供了一种从软件崩溃中恢复的方法。

功能:

- 中断和复位生成
- 写入保护机制
- 支持 **magic numbers**
- 计时器时钟源可选
- 看门狗计时器可以暂停

3.4.17 实时时钟器 RTC

ING91683C 有 3 个 RTC 功能模块: RTC0、RTC1 和 RTC2。RTC0 跟踪当前时间信息并提供周期性中断和闹钟中断。RTC1 在系统睡眠时保持 BLE 基准计数器。RTC2 在芯片上电后,就一直在低功耗时钟下运行。所有 RTC 都可以将芯片从睡眠中唤醒。

RTC0 的功能:

- 可配置计数器大小
- 周期性中断: 半秒、秒、分钟、小时和天
- 可编程的闹钟中断

RTC1 的功能:

- 当芯片处于睡眠状态时,保持 BLE 基准计数器
- 自动校准以补偿低功耗时钟的误差
- 校准时长可配

RTC2 的功能:

- 自由运行 (free running)
- 支持最高 8 年计数

3.4.18 模拟比较器 CMP

比较器 (CMP) 根据比较两个输入电压的结果以获得高电平或低电平输出。一个输入为 VINP 来自模拟输入 IO 引脚,另一个输入 VINN 既可以来自模拟输入 IO 引脚也可以来自内部电压参考源。

功能:

- 支持轨对轨输入
- 4 种功耗模式: 超低功耗模式、低功耗模式、中等功耗模式和高功耗模式
- 精确处理低至 20mV 电压
- 支持 8 通道 VINP 和 6 通道 VINN, VINN 其中一个通道来自内部参考电压 1.2V
- VINN 支持 16 级阶梯




图 3-20 比较器结构

3.4.19 模数转换器 ADC

ADC（模数转换器）功能模块可用于通过 IO 引脚测量外部电压，也可用于测量芯片内部电压。

功能:

- 最多 11 个单端输入通道或 4 对差分输入通道
- 14 位分辨率, 1Ksps~400Ksps 采样率范围
- 支持 PGA
- 支持单一转换模式
- 支持循环转换模式, 每个通道可被启用或禁用

表 3-3 ADC 单端和差分输入 IO 映射表

Differential Input	Single-end Input	IO Pin
AIN0/AIN1	AIN0	IO7
	AIN1	IO8
AIN2/AIN3	AIN2	IO9
	AIN3	IO10
AIN4/AIN5	AIN4	IO11
	AIN5	IO12
AIN6/AIN7	AIN6	IO13
	AIN7	IO14
N/A	AIN8	IO35
N/A	AIN10	IO30
N/A	AIN11	IO31

3.4.20 加解密引擎 AES

ING91683C 支持硬件 AES-128 加密和解密。执行加密和解密操作有两种方法：一种是固件启动引擎工作的软件模式，另一种是蓝牙子系统在数据包处理过程中自动启动引擎的硬件模式。

AES 操作将使用来自 BLE 规范的示例数据描述如下：

Key (16-octet value MS0 to LS0): 0x4C68384139F574D836BCF34E9DFB01BF

Plaintext_Data (16-octet value MS0 to LS0): 0x0213243546576879acbdcedfe0f10213

Encrypted_Data (16-octet value MS0 to LS0): 0x99ad1b5226a37e3e058e3b8e27c2c666

The Key is LTK.

The Plaintext Data is SKD = SKDm || SKDs

SKDm = 0xACBDCEDFE0F10213 (MS0 to LS0)

SKDs = 0x0213243546576879 (MS0 to LS0)

SKDm is put in the LSB

在启动硬件引擎之前，4 个寄存器将 LTK 存储为小端数据格式。

表 3-4 AES LTK 密钥参数

Bits	[31:24]	[23:16]	[15:8]	[7:0]
Register KEY0	0x9D	0xFB	0x01	0xBF
Register KEY1	0x36	0xBC	0xF3	0x4E
Register KEY2	0x39	0xF5	0x74	0xD8
Register KEY3	0x4C	0x68	0x38	0x41

当开始 AES 操作时，输入数据被放入占据 4 个连续地址的存储器中。例如，4 个存储器地址将输入数据 SKD 存储为小端格式。

表 3-5 AES SKD 输入数据

Bit	[31:24]	[23:16]	[15:8]	[7:0]
-----	---------	---------	--------	-------

Memory Addr0	0xe0	0xf1	0x02	0x13
Memory Addr1	0xac	0xbd	0xce	0xdf
Memory Addr2	0x46	0x57	0x68	0x79
Memory Addr3	0x02	0x13	0x24	0x35

AES 操作后，输出的加密数据为大端格式。

表 3-6 AES输出加密数据

Bit	[31:24]	[23:16]	[15:8]	[7:0]
Memory Addr4	0x52	0x1b	0xad	0x99
Memory Addr5	0x3e	0x7e	0xa3	0x26
Memory Addr6	0x8e	0x3b	0x8e	0x05
Memory Addr7	0x66	0xc6	0xc2	0x27

3.4.21 真随机数发生器 TRNG

真随机数发生器（TRNG）基于芯片内部热噪声生成真随机数，不需要种子值，适合于加密目的。

功能：

- 产生速率可配
- 通过伪随机操作以平均随机数中的 0 和 1
- 支持单次模式或连续模式

4 蓝牙 5.3 子系统

4.1 射频收发器

ING91683C BLE射频具有高效的面积和电流优化，并提供一流的RX和TX指标。支持1Mbps和2Mbps，Long Range S2(500Kbps)和S8(125Kbps)，符合完整的蓝牙5.3标准。射频包括从LNA到ADC的RX链，从DAC到TX PA的TX链，以及产生LO和LDO的合成器子系统。收发机规格在表4-1和表4-2中列出。

4.1.1 射频发射规格

表4-1 射频发射指标

Parameters	Min.	Typ.	Max.	Unit	Conditions
Output Power	-27	0	+8	dBm	
1Mbps Mode					
In Band Emissions (2/3 MHz Offset)		-57/-58		dBm	Typical gain setting
Out Band Emissions (2 nd /3 rd Harmonic)		-53/-53		dBm	Typical gain setting
2Mbps Mode					
In Band Emissions (4/5/6 MHz Offset)		-59/-60 /-61		dBm	Typical gain setting
Out Band Emissions (2 nd /3 rd Harmonic)		-53/-53		dBm	Typical gain setting
500Kbps LR Mode					
In Band Emissions (2/3 MHz Offset)		-57/-58		dBm	Typical gain setting
Out Band Emissions (2 nd /3 rd Harmonic)		-53/-53		dBm	Typical gain setting
125Kbps LR Mode					
In Band Emissions (2/3 MHz Offset)		-57/-58		dBm	Typical gain setting
Out Band Emissions (2 nd /3 rd Harmonic)		-53/-53		dBm	Typical gain setting

4.1.2 射频接收规格

表4-2 射频接收指标

Parameters	Min.	Typ.	Max.	Unit	Conditions
1Mbps Mode					
Receiver Sensitivity			-96	dBm	
Usable RX Signal			6	dBm	
Co-channel Interference (C/I)		9		dB	Desired Signal @ -67dBm
Image Interference (C/I)		-28		dB	Desired Signal @ -67dBm
2Mbps Mode					
Receiver Sensitivity			-93	dBm	
Usable RX Signal			6	dBm	
Co-channel Interference (C/I)		9		dB	Desired Signal @ -67dBm
Image Interference (C/I)		-28		dB	Desired Signal @ -67dBm

500Kbps LR Mode					
Receiver Sensitivity			-98	dBm	
Usable RX Signal			6	dBm	
Co-channel Interference (C/I)		5		dB	Desired Signal @ -72dBm
Image Interference (C/I)		-31		dB	Desired Signal @ -72dBm
125Kbps LR Mode					
Receiver Sensitivity			-102	dBm	
Usable RX Signal			6	dBm	
Co-channel Interference (C/I)		3		dB	Desired Signal @ -79dBm
Image Interference (C/I)		-32		dB	Desired Signal @ -79dBm

4.2 蓝牙系统

BLE 系统包括调制解调器、数据链路层和协议控制层，支持蓝牙 5.3 所需的所有功能，包括：

- 支持物理层数据速率 1Mb/s、2Mb/s、125Kb/s 和 500Kb/s
- 支持分辨率为 1dB 的精确 RSSI 指示
- 支持调制和解调，校准及射频优化
- 支持 BLE AoA/AoD 发射和接收，支持 1us 和 2us 开关和采样时隙
- 支持私有 AoA/AoD 发射和接收
- 支持最高 75 个天线切换 pattern
- 支持广播扩展
- 支持 128-AES/CCM 加解密
- 支持链路层数据包所有类型：广播/数据/控制
- 支持 CRC 和 Whitening 处理
- 支持 Preamble 和 Access Address 检测
- 支持跳频算法 CSA#1 和 CSA#2
- 支持随机主信道广播
- 支持白名单搜索
- 支持 Resolvable 私有地址产生和解析
- 支持所有 BLE 事件格式化和同步
- 支持所有设备类别（Broadcaster, Central, Observer, Peripheral）
- 支持睡眠模式下的 BLE 链路保持

5 电气特性

5.1 芯片最大阈值参数

表 5-1 芯片最大阈值参数表

Characteristics	Symbol	Min.	Max.	Unit	Notes
Supply voltage	VDD	-0.3	3.63	V	
ESD HBM	ESD _{HBM}		3000	V	Follow JEDEC EIA/JESD22-A114, Zap 3 Pulses
ESD CDM	ESD _{CDM}		1000	V	Follow JEDEC EIA/JESD22-C101
Storage temperature	Store _{Temp}	-65	+150	°C	
Flash endurance	NVM _{Cyc}	100,000		Cycles	Pprogram/Erase
Flash retention	NVM _{Ret}	20		Years	

5.2 典型推荐使用条件

表 5-2 典型推荐使用条件

Description	Symbol	Min.	Typ.	Max.	Unit	Notes
Operating temperature	T _J	-40	25	85	°C	
Supply voltage	VDD	1.62	3.3	3.63	V	
Serial clock frequency	Clock _{spi}			96	MHz	
	Clock _{i2c}			1	MHz	

5.3 直流特性参数

表 5-3 DC 特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Conditions
TX current	I _{TX}		5.0		mA	At 0dBm output, 3.3V
RX current	I _{RX}		4.5		mA	At sensitivity level, 3.3V
Sleep 1 current	I _{Sleep1}		0.4		uA	With GPIO wakeup
Sleep 2 current	I _{Sleep2}		0.55		uA	With GPIO and RTC wakeup
Sleep 3 current	I _{Sleep3}		1.4		uA	With GPIO and RTC wakeup, 16KB RAM retention
Sleep 4 current	I _{Sleep4}		4.4		uA	With GPIO and RTC wakeup, BLE maintained, 64KB RAM retention

5.4 交流特性参数

5.4.1 外部 32.768KHz 晶体振荡器

表 5-4 32.768KHz 晶体振荡器特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
Nominal frequency	F_{X32K}		32.768		KHz	
Frequency accuracy	F_{ACC_X32K}	-50		+50	ppm	Can be calibrated for low power
Load capacitance	C_{L_X32K}	4		7	pF	
Equivalent resistance	ESR_{X32K}		35	80	ohm	

如果不使用外部晶体，两个 XO 引脚可以配置为两个 GPIO 引脚。

5.4.2 内部 32KHz RC 振荡器

表 5-5 32KHz RC 振荡器特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
Nominal frequency	F_{RC32K}		32		KHz	
Frequency accuracy	F_{ACC_RC32K}			3%	-	Can be calibrated for low power

5.4.3 外部 24MHz 晶体振荡器

表 5-6 24MHz 晶体振荡器特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
Nominal frequency	F_{X24M}		24		MHz	
Frequency accuracy	F_{ACC_X24M}	-20		+20	ppm	Frequency accuracy depends on XTAL Spec.
Load capacitance	C_{L_X24M}	7.5		10	pF	
Equivalent resistance	ESR_{X24M}			60	ohm	

为了降低 BOM 成本，ING91683C 集成内置电容以实现频偏微调。为此，建议晶体的负载电容在 7.5pF 至 10pF 的范围内。若客户使用不同的负载电容值，请联系桃芯科技（Ingchips）。

5.4.4 内部 48MHz RC 振荡器

表 5-7 48MHz RC 振荡器特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
Nominal frequency	F_{RC24M}	8	24	48	MHz	
Frequency accuracy	F_{ACC_RC24M}		0.3%		-	Typical at 25°C
Stable time	T_{OST_RC24M}			10	us	

高速 RC 振荡器输出频率可配：8MHz/16MHz/24MHz/32MHz/48MHz

5.4.5 内部 PLL

ING91683C 集成 1 个超低功耗 PLL。该 PLL 可产生 1MHz 至 500MHz 的独立时钟频率，适用于高性能的应用。

表 5-8 PLL 特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
Nominal frequency	F_{PLL}	1	100	500	MHz	
Stable time	T_{PLL}			120	us	

5.4.6 模数转换器 ADC

表 5-9 ADC 特性参数

Parameters	Symbol	Min.	Typ.	Max.	Unit	Notes
ADC resolution	R_{adc}		14		bit	
Input full scale range	FSR_{adc}	0		VREFP	V	VREFP is ADC reference voltage
Sample frequency	SF_{adc}	1		400	Ksps	
Effective number of bits	$ENOB_{adc}$		12		bit	
Signal-to-noise and distortion ratio	$SINAD_{adc}$		74		dB	
Differential nonlinearity	DNL_{adc}	-3	± 2	3	LSB	
Integral nonlinearity	INL_{adc}	-4	± 2	4	LSB	

6 PCB 设计指南

6.1 QFN60 封装

6.1.1 封装尺寸




图 6-1 QFN60 封装尺寸

6.1.2 管脚分布




图 6-2 ING91683C 管脚分布

表 6-1 ING91683C 管脚功能

No.	Pin Name	Type	Description
1	IO37	Digital I/O	GPIO
2	IO36	Digital I/O	GPIO
3	IO21	Digital I/O	GPIO
4	IO22	Digital I/O	GPIO
5	IO23	Digital I/O	GPIO
6	IO0	Digital I/O	GPIO
7	NC	-	Connect to ground
8	RSTB	Digital I/O	Chip reset, low active
9	IO6	Digital I/O, Analog	GPIO or 32.768KHz Crystal output
10	IO5	Digital I/O, Analog	GPIO or 32.768KHz Crystal input
11	VC	Power	Power decouple
12	VD	Power	Sense of switching regulator
13	VCC	Power	Supply for switching regulator
14	VX	Power	Switching regulator output
15	DVSS	Ground	Switching regulator ground
16	VM	Power	Power decouple
17	VA	Power	Power decouple
18	VF	Power	Power decouple
19	VBAT	Power	Battery voltage input
20	VREFP	Analog	ADC reference voltage
21	IO14	Digital I/O, Analog	GPIO or ADC AIN7
22	IO13	Digital I/O, Analog	GPIO or ADC AIN6
23	IO12	Digital I/O, Analog	GPIO or ADC AIN5
24	IO11	Digital I/O, Analog	GPIO or ADC AIN4
25	IO31	Digital I/O, Analog	GPIO or ADC AIN11
26	IO30	Digital I/O, Analog	GPIO or ADC AIN10
27	IO10	Digital I/O, Analog	GPIO or ADC AIN3
28	IO9	Digital I/O, Analog	GPIO or ADC AIN2
29	IO8	Digital I/O, Analog	GPIO or ADC AIN1
30	IO7	Digital I/O, Analog	GPIO or ADC AIN0
31	IO35	Digital I/O, Analog	GPIO or ADC AIN8
32	IO34	Digital I/O	GPIO
33	IO33	Digital I/O, Analog	GPIO or CMP VINN3
34	IO32	Digital I/O, Analog	GPIO or CMP VINN2
35	IO15	Digital I/O, Analog	GPIO or CMP VINN4
36	IO17	Digital I/O, Analog	GPIO or USB DM
37	IO16	Digital I/O, Analog	GPIO or USB DP
38	IO25	Digital I/O	GPIO
39	IO24	Digital I/O	GPIO
40	IO4	Digital I/O, Analog	GPIO or CMP VINP0
41	IO3	Digital I/O, Analog	GPIO or CMP VINN0
42	IO2	Digital I/O, Analog	GPIO or CMP VINP7
43	IO1	Digital I/O, Analog	GPIO or CMP VINP6
44	IO28	Digital I/O, Analog	High speed GPIO or CMP VINP5
45	IO27	Digital I/O, Analog	High speed GPIO or CMP VINP4
46	IO19	Digital I/O, Analog	High speed GPIO or CMP VINN1
47	IO18	Digital I/O, Analog	High speed GPIO or CMP VINP1
48	IO26	Digital I/O, Analog	High speed GPIO or CMP VINP3
49	IO20	Digital I/O, Analog	High speed GPIO or CMP VINP2
50	IO41	Digital I/O	GPIO
51	IO40	Digital I/O	GPIO
52	IO39	Digital I/O	GPIO
53	IO38	Digital I/O	GPIO
54	IO29	Digital I/O	GPIO

55	XB	Analog	Crystal 24MHz output
56	XA	Analog	Crystal 24MHz input
57	VL	Power	Power decouple
58	AVSS	Ground	Analog ground
59	AT	Analog	RF antenna pin
60	VANT	Power	RF bias voltage for antenna

6.2 参考设计




图 6-3 ING91683C 参考设计原理图

注意: 管脚 VREFP 是 ADC 的输入参考电压，ADC 测量范围是 $[0, VREFP]$ 。根据不同应用对 ADC 采样精度的不同需求，管脚 VREFP 可以有多种连接方法。请联系桃芯科技获取关于 VREFP 连接方法的应用说明。

6.3 RF 射频匹配网络

射频参考匹配网络如图 6-4 所示。为了获得完美的性能，匹配网络的元器件应根据用户的电路板进行更改，不同的电路板具有不同的参数值。PCB 板应留有足够的天线禁布区，以获得更高的天线效率。




图 6-4 ING91683C 天线匹配网络

6.4 PCB 布线说明

- 将去耦电容器尽可能地连接到电源引脚上，并尽可能使用最短和最宽的连线，建议电容器采用下图扇出模式。




图 6-5 电容布线模式

- 对于 DCDC 调节器 PCB 布局，输入和输出之间的电路回路应尽可能小，同时输入和输出电容器使用单点接地，开关远离敏感模拟区域。
- 晶体方面，建议在外信号 XA/XB 和外部元件周围有未闭合的保护环，禁止通过晶体区域返回电流。在多层板应用中，建议在顶层下加一个地平面层，以提高抗噪性。
- 匹配网络组件，即与 VANT 和 ANT 引脚相关的组件，应尽可能靠近芯片焊接。
- 匹配网络和天线之间的线路应保持 50 欧姆的阻抗。注意，在单层应用中，共面模型用于计算阻抗。

7 芯片应用亮点介绍

7.1 支持 AoA/AoD 寻向

ING91683C 支持利用 BLE 的新特性 AoA 和 AoD 进行测向。通过多达 75 个天线切换 pattern，该芯片可以在广播和连接模式下发送和接收 BLE CTE。这使得在天线阵列上进行相位测量并最终确定输入信号的方向成为可能。




图 7-1 寻向测试系统

7.2 远距离特性

ING91683C 通过 LE 编码的物理层支持 BLE 远距离模式，与 1M 物理层或 2M 物理层相比，可以在 4 倍的范围内传输数据。

SDK 中的这个测试示例支持远程传输：




图 7-2 SDK 中支持远距离的应用示例

7.3 多连接应用

ING91683C 支持多连接，以及主从一体连接。




图 7-3 SDK 中多连接应用示例

SDK 中的示例实现了一个由 4 个温度器件和 2 个主设备组成的系统。




图 7-4 多连接示例

7.4 高吞吐率应用

ING91683C 能支持应用端高达 1.2Mbps+的吞吐率。测试示例集成在 SDK 中：




图 7-5 SDK 中吞吐率测试示例

测试结果如下：




图 7-6 手机吞吐率测试结果

中央吞吐量是 BLE 数据传输的典型测试用例。结果如下：




图 7-7 中央吞吐量测试结果

文档更新记录

Version	CR ID	Chapter	Page	Change Descriptions
1.0.0				初始版本
1.0.1	91683C.1	3.4.11	23	增加 Key Scanner 矩阵 16*20 和 20*16
1.0.2	91683C.2	3.4.3	15	增加 UART 支持 LIN 总线